PATENT ABSTRACTS OF JAPAN

(11) Publication number:

59-135949

(43)Date of publication of application: 04.08.1984

(51)Int.CI.

H04L 5/16

H04L 13/08

(21)Application number: 58-009943

(71)Applicant: PIONEER ELECTRONIC CORP

(22)Date of filing:

26.01.1983

(72)Inventor: AOYANAGI YOSHIRO


UEKI YOSHIHARU KUROSAKI MASANORI KANEKO YUKIHIRO **MOTOHASHI MINORU SAKAGUCHI SHOZABURO**

SAWAKI MANABU

(54) SERIAL DATA COMMUNICATING CIRCUIT

(57)Abstract:

PURPOSE: To attain serial data communication for ≥3 sets by connecting a buffer which enables at transmission to output a signal of a shift register to feed back the buffer output to the register input. CONSTITUTION: The transmission data is set to the shift register 11a and the shift register 11b is reset at the same time. Then, a tri-state buffer 13a is enabled to supply a shift clock to the register 11a and a counter 12a, and contents of the register 11a are shifted one by one bit and outputted to a data line LD. The shift clock is transmitted to the register 11b and the counter 12b through a clock line Lc at the same time and the data is fetched sequentially. The output of the register 11b is at L level always, a transistor Qb is turned off and its output does not give effect on the line LD. As a result. even if the number of sets is increased, the sets in the receiving state do not give any effect on the line LD. then lines LC, LKD of the extension sets have only to be connected respectively.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9) 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭59-135949

⑤Int. Cl.³
H 04 L 5/16
13/08

識別記号

庁内整理番号 7240—5K 7240—5K

③公開 昭和59年(1984)8月4日 発明の数 1審査請求 未請求

(全 7 頁)

分シリアルデータ通信回路

②特 顧 昭58-9943

②出 願 昭58(1983)1月26日

@発 明 者 青柳芳郎

川越市大字山田字西町25番地 1 パイオニア株式会社川越工場内

⑰発 明 者 植木喜治

川越市山田字西町25番の1パイ オニア株式会社川越工場内

@発明者 黒崎正謙

川越市山田字西町25番の1パイオニア株式会社川越工場内

②発 明 者 金子幸弘

川越市山田字西町25番の1パイオニア株式会社川越工場内

砂発 明 者 本橋実

川越市山田字西町25番の1パイオニア株式会社川越工場内

⑫発 明 者 坂口正三郎

川越市山田字西町25番の1パイオニア株式会社川越工場内

の出 願 人 パイオニア株式会社

東京都目黒区目黒1丁目4番1

一号

30代理 人,弁理士 滝野秀雄

最終頁に続く

明 如 ·

1. 発明の名称

シリアルデータ通信回路

2. 特許請求の範囲

クロックに応じて1ピットづつシリアルにデータを出力及び入力可能なシフトレジスタと、このシフトレジスタの出力に接続され、送倡時にのみイネーブル状態に、それ以外のときハイインピーダンス状態になるバッファとを備え、前記バッファの出力と前記シフトレジスタの入力とを接続したことを特徴とするシリアルデータ通信回路。

3. 発明の詳細な説明

本発明は、シリアルデータの双方向通信を行う のに適したシリアルデータ通信回路に関するもの である。

従来この種の回路として、2つの機器A及びB間で1対1に双方向通信を行う第1図に示すものがあった。図において、1 a , 1 b は機器A , B内にそれぞれ設けられたシリアルーパラレルデーク変換を行うシフトレジスタ、2 a , 2 b は概器

A,B内にそれぞれ段けられた、シフトレジスタ 1a,1bのシフトクロック制御用のトライステ トパッファである。シフトレジスタ1aの出力 は、シフトレジスタ1bの入力に接続され、また シフトレジスク1bの出力はシフトレジスタ1a の入力に接続されていて、それぞれのシフトレジ スタの内容が他方に送信できるようになっている。 トライステートバッファ 2 a , 2 b はイネーブル 信号の印加により動作状態となり、核トライズテ ートバッファ2a,2bを介してシフトレジスタ 1a,1bのシフトクロック入力CKにシフトク ロックが入力されるようになっている。3a,3 b はシフトレジスタla, Ibの段数分のシフト クロックを計数して通信の終了を知らせる終了信 号を出力するカウンタである。上記シフトレジス タ1a,1b、トライステートバッファ2a,2 b、カウンタ3a,3bなどは概器 A 及び B 間の 通僧に当ってのインターフェース回路をそれぞれ ・構成している。

以上の構成により、概器Aからデータを送出す

特局昭59-135949(2)

る場合、シフトレジスタ1aにデータバス4aか らパラレルデータがセットされる。その後トライ゛ ステートパッファ2aをイネーブル状態にし、段 トライステートバッファ2aを通じてシフトレジ スターコ・1 りとカウンタ 3 a , 3 bに、カウン タ3a,3bがその出力Qに終了信号を出力する まで、シフトクロックを印加する。このシフトク ロックの印加により、1クロック伝に1ピットの データがシフトレジスタ1aから概器Bのシフト レジスタ1bに送り込まれて行く。そしてシフト レジスタ1aに当初セットしたデータの内容が全 てシフトレジスタ1bに送られた時点で、カウン タ3a,3bから終了偕号が出力される。 楓磊 B はこのカウンタ 3 bからの終了信号によって受信 終了を校出してシフトレジスタ1bのパラレルデ - 夕出力をデータバス 4 b に取り込む。

以上が第1図の回路の基本的な通信動作であるが、概器Bから概器Aへの通信も同様に行われ、よって概器A、B間で双方向のシリアルデータ通信が行われる。

ところで、第1図に示す回路は、これを発展させて3台又はそれ以上の機器間で相互にデータの送受を行おうとしたとき、第2図に示すような様成となる。この場合、3台の機器A~Cのそれぞれの内のインターフェース回路 a~c はその入出力値子がショートされてしまうため、実際上、3台以上の機器間の相互通信は不可能であった。

本発明は上述した点に虚みてなされたもので、シフトレジスタの出力に、送信時のみイネーブル状態に、それ以外のときハイインピーダンス状態になるバッファを接続すると共に、このバッファの出力と上記シフトレジスタの入力とを互に接続することにより、従来不可能であった3台以上の機器間の相互通信も可能にするシリアルデータ通信回路を提供することを目的としている。

以下本発明の実施例を図に基づいて説明する。 第3図は本発明によるシリアル通信回路の一実 施例を示すプロック図である。図において、11 a,11bは概器A,B内にそれぞれ設けられた シフトレジスタであり、その出力値子SOはバッ

ファとして働くトランジスタQa,Qbのベース に接続され、入力値子SIはトランジスタQa, Q b のコレクタに接続されている。· 1 2 a , 1 2 b はカウンダであり、そのクロック入力CKに入力 されるクロックパルスを計数し、所定数のクロッ クパルスの計数に応じて信号を送出する出力Qは、 シフトレジスタ11a,11bのクリア入力備子 CLRに接続されている。シフトレジスタ11a, 11 b はそのクリア入力端子CLRに信号が印加 。 されると、その内容が0にリセットされる。13 a,13bは第1図中のトライステートパッファ 2 a ,· 2 b と同じものでよいトライステートバッ ファであり、クロックパルスの送受の制御を行う。 なお、14a,14b及び15a,15bはブル アップ抵抗及び電波制限抵抗であり、抵抗14a。 14bがトランジスタQa,Qbのコレクタと電 圧碌Vccとの間に、抵抗15a,15bがトラン 「ジスタQa,Qbのペースとシフトレジスタ11 a.11bの出力婦子SOとの間にそれぞれ接続 されて、NPNトランジスタによる一般的なオー

プンコレクタバッファが構成されている。なお、この部分は、NチャンネルMOSFBTのオープンドレイン構成で置換えることができる。また16a、16bはデータバスである。

以上の構成において、概器Aから概器Bに通信 を行う場合について以下説明する。

まず、送信するデータがデータバス 1 6 a からシアトレジスタ 1 1 a にセットされ、同時にシで、トライステートバッファ 1 3 a がイネークタ 1 1 a とカウンスタ 1 1 a とカウンジスタ 1 1 a とカウンジスタ 1 1 a とカウンジスタ 1 1 a とカウンジスタ 1 1 a とカウンシスタ 1 1 b に は カウンタ フトレジスタ 1 1 b に は カウンタ フトレンジスタ 1 1 b に は つつとき に スタ 1 1 a からのデータが 1 ビットづつ は ジスタ 1 1 b に は シフト レジスタ 1 1 b に は つつ 数 込 トロックの印加に応じ 1 ビットづつ 出力するが、

及初にその内容がクリアされて全てのラッチが 0 にされているため、その出力は常にレレベルになっていて、トランジスタ Q b はオフとなっているので、シフトレジスタ 1 1 b の出力がデータラインし。に何らの影響も与えない。

上述のようなシフトクロックの印加が所定数行われ、シフトレジスタ11aの内容が全て出力されると、カウンタ12aがカウントアップして終了信号をその出力Qに送出し、これをシフトレジスタ11aをリセットすると共に巡信動作を終了する。機器Bにおいても、機器Aから送られてくるシフトクロックを計数しているカウンタ12bが同じ様にカウントアップしてその出力Qに終了信号を送出するが、この終了信号によりシフトレジスタ11bの内容がデータバス16bに並列に取り込まれ、関署Bが再度受信可能な状態にされる。

概器 B から概器 A への通信も上述と同じ様な動作により行われる。そして概器の数が増した場合

特員昭59-135949(3)

でも、受信状態にある概器はデータラインに影響を与えないため、増設する機器のシフトクロック ラインとデータラインを単純にそれぞれ接続する だけでよい。

なお、上述の実施例では、トランジスタQa, QbとしてNPN型のものを用いているが、リセット人力の印加によりシフトレジスタ11a,11 bに全て1をセットするようにすれば、このトランジスタをPNP型にすることもできる。

また、トランジスタQa,Qbを、第4図に示すようにトライステートバッファ13a,13b と同期してイネーブル制御されるトライステートバッファ17a,17bと証換えることもでき、 この場合には通信開始時のシフトレジスタ11a, 11bのリセットが不用になる。

上述した本発明による通信回路は、第5図に示すように、テーブレコーダの操作部である牛ーボードX、ディスプレイ部Y及びデッキ本体2間での通信を行うために利用できる。キーボードX、ディスプレイ部Y及びデッキ本体2は、各々がシ

フトレジスタ、カウンタ、トライステートバッファなどからなるインターフェース回路 I ~ E にデータバス B × , B × , B × を介して接続されると共に、これらのインターフェース回路 I ~ E を介してデータ用とクロック用の 2 本のラインによって相互に接続されている。

以上のような構成のため、例えば第6図に示すように本体2の前面に開閉自在に設けられた可動部Kの前面に、キーボードXとディスプレイ部Yを設けた場合でも、本体2と可動部Kとの間には2本という少ない数のラインが配設されるだけであるため、可動部の開閉によるラインの劣化が起り難く、假報性が扱われることもない。

健来一般に本体2の前面の可動師は、カセット 押入口の査体として以外に用いられていないが、 上述のようにキーボードやディスプレイ部を設け るために利用することにより、本体2の限られた 大きさの前面の有効利用が図られるようになって より多くの操作スイッチや大きなディスプレイを 本体前面に設けることが可能になり、このため多 概能高性能なテープレコーダを得ることができる。

特開昭59-135949(4)

1 7 a , 1 7 b … トライステートパッファ

バッファが投続されることにより、従来に比べ、高 速で回信を行うことも可能になっている。でしてなってなる。とれらにより、より信頼性の高い回信が可能になる。 さと共に、回路のコスト低域も図られる。更にはまた、3台以上の概要が目的では、1ケ所のでは、2 ではないにより、1ケ所のディスプレイを印により、1ケールを集まを行わせるなど、集中コントロールを集まるでは根域により、ローコストで実現することができる。

4. 図面の簡単な説明

第1 図は従来のシリアルデータ送受信回路例を示すプロック図、第2 図は第1 図の回路による 3 合の限器間の回路接続を示すプロック図、第3 図は本発明の一実施例を示すプロック図、第5 図は本発明の応用例を示すプロック図、及び第6 図は第5 図の応用例の外額斜視図である。


1 1 a , 1 1 b … シフトレジスタ Q a , Q b … トランジスタ 特許出願人 パイオニア株式会社

代理人

78 EF


秀

第 1 図




特開昭59-135949 (5)

第 2 図




第3図




特別昭59-135949 (6)

第 4 図



第 5 図



第1頁の続き ②発明者沢木学

> 川越市山田字西町25番の1パイ オニア株式会社川越工場内

特別昭59-135949(ア)

手 続 補 正 書(gā)

昭和 58 年 8 月 15日

特許庁長官 若 杉 和 央 殿

- 1. 平件の表示 昭和58年 特許 顕 第 3 9 4 3 号
- 2 発明の名称 シリアルデータ 通信回路
- 3. 福正をする者

事件との関係 特許出頭人

住所 双京都目点区目4.1丁目4.64.1号

名称·(501)パイオニア株式会社

4. 代理人

住 所 東京都千代田区内幸町2-1-1(坂野ビル) 〒100 電景現象(802) 1111(代表)

名 (6069) 卯垣士 溢 野 秀

- 2. 相止命令の日付 昭和 年
- 6. 補正により増加する発明の数
- 4 7. 補 正 の 対 象 明細春の「発明の詳細を説明」の簡
- 8. 植正の内容 別紙のとおり 1. 明細者第11頁第4行の「低坡」を「低波」に訂正する。